• JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
 
  Bookmark and Share
 
 
Tese de Doutorado
DOI
10.11606/T.3.2012.tde-10062013-150025
Documento
Autor
Nome completo
Maria Glória Caño de Andrade
E-mail
Unidade da USP
Área do Conhecimento
Data de Defesa
Imprenta
São Paulo, 2012
Orientador
Banca examinadora
Martino, João Antonio (Presidente)
Diniz, José Alexandre
Oka, Mauricio Massazumi
Rotondaro, Antônio Luís Pacheco
Santos Filho, Sebastião Gomes dos
Título em português
Estudo de transistores de porta tripla de corpo.
Palavras-chave em português
DTMOS
Ganho de tensão intrínseco
MuGFET
Porta tripla de Corpo
Radiação de prótons
Ruído de baixa frequência
Tensão Early
Transistores
Resumo em português
O objetivo principal deste trabalho é o estudo de transistores MuGFETs de porta tripla de Corpo de canal tipo-n com e sem a aplicação da configuração DTMOS. Este estudo será realizado através de simulações numéricas tridimensionais e por caracterizações elétricas. A corrente de dreno, a transcondutância, a resistência, a tensão de limiar, a inclinação de sublimiar e a Redução da Barreira Induzida pelo Dreno (DIBL) serão analisadas em modo DTMOS e em configuração de polarização convencional. Importantes figuras de mérito para o desempenho analógico como transcondutância-sobre-corrente de dreno, a condutância de saída, a tensão Early e o ganho de tensão intrínseco serão estudados tanto experimentalmente como através de simulações numéricas tridimensionais para diferentes concentrações de dopantes no canal. Os resultados indicam que a configuração DTMOS apresenta as características elétricas superiores (4 e 10 %) e maior eficiência dos transistores. Além disso, os dispositivos DTMOS com alta concentração de dopantes no canal apresentaram um desempenho analógico muito melhor quando comparados ao transistor de porta tripla de Corpo em modo de operação convencional. O ruído de baixa frequência (LF) é pela primeira vez experimentalmente analisado na região linear e saturação. A origem do ruído é analisada de maneira a compreender os mecanismos físicos envolvidos neste tipo de ruído. As medições mostraram que os espectros do sinal dos dispositivos de porta tripla de Corpo e DTMOS são compostos por flutuações referentes ao número de portadores devido ao ruído flicker e por ondas de ruído de geração e recombinação no dielétrico de porta que se torna maior com o aumento da tensão de porta. No entanto, o principal fato desta análise é que o dispositivo DTMOS apresentou praticamente a mesma magnitude do ruído LF na região linear e de saturação que o dispositivo de Corpo. A energia de 60 MeV na fluência de p/1012 cm-2 de radiações de prótons é também estudada experimentalmente em termos das características elétricas, desempenho do analógico e ruído LF nos dispositivos de porta tripla de Corpo e DTMOS. Os resultados indicam que combinado com as suas melhores características elétricas e um ótimo desempenho analógico do DTMOS, faz o transistor de porta tripla de Corpo um candidato muito competitivo para aplicações analógicas em ruído de baixa frequência antes e depois da irradiação. A vantagem da técnica DTMOS em transistores de porta tripla em ambientes onde os dispositivos têm de suportar alta radiação é devido à menor penetração do campo de dreno que reduz o efeito das cargas induzidas pelo óxido de isolação (STI). Finalmente, o transistor de Corpo de porta tripla de canal tipo-n é experimentalmente estudado como célula de memória, isto é, como 1T-DRAM (Memória de Acesso Aleatório Dinâmico com 1 transistor). Para escrever e ler 1 é utilizado um modo de programação que utiliza o efeito do transistor bipolar parasitário (BJT) enquanto a polarização direta da junção do corpo e do dreno é usada para escrever 0. As correntes de leitura e escrita aumentam com o aumento da tensão do corpo (VB) porque as cargas induzidas pelo efeito BJT é armazenada dentro da aleta. Quando o corpo do transistor está flutuante, o dispositivo retém mais cargas dentro da sua aleta. Além disso, transistor de Corpo pode ser utilizado como 1T-DRAM com eletrodo de porta e substrato flutuando. Neste caso, o dispositivo funciona como um biristor (sem porta).
Título em inglês
Study of triple-gate bulk device.
Palavras-chave em inglês
Bulk
DTMOS
Early voltage
Intrinsic voltage gain
Low-frequency noise
MuGFET
Proton irradiation
Transistor
Triple gate
Resumo em inglês
The main goal of this work is to investigate the n-channel MuGFETs (triple-gate) Bulk transistors with and without the application of DTMOS operation. This work will be done through three-dimensional numerical simulation and by electrical characterizations. The drain current, transconductance, resistance, threshold voltage, subthreshold swing and Drain Induced Barrier Lowering (DIBL) will be analyzed in the DTMOS mode and the standard biasing configuration. Important figures of merit for the analog performance such as transconductance-over-drain current, output conductance, Early voltage and intrinsic voltage gain will be studied experimentally and through three-dimensional numerical simulations for different channel doping concentrations. The results indicate that the DTMOS configuration has superior electrical characteristics (4 e 10 %) and higher transistor efficiency. In addition, DTMOS devices with a high channel doping concentration exhibit much better analog performance compared to the normal operation mode. Low-Frequency (LF) noise is for the first time experimentally investigated in linear and saturation region. The origin of the noise will be analyzed in order to understand the physical mechanisms involved in this type of noise. Measurements showed that the signal spectra for Bulk and DTMOS are composed of number fluctuations related flicker noise with on top generation and recombination noise humps, which become more pronounced at higher gate voltage. However, the most important finding is the fact that DTMOS devices showed practically the same LF noise magnitude in linear and saturation region than standard Bulk device. Proton irradiation with energy of 60 MeV and fluence of p/1012 cm-2 is also experimentally studied in terms of electric characteristic, analog performance and the LF noise in Bulk and DTMOS triple gate devices. The results indicate that the combined of the better electrical characteristics and an excellent analog performance of DTMOS devices, makes it a very competitive candidate for low-noise RF analog applications before and after irradiation. The advantage of dynamic threshold voltage in triple gate transistors in environments where the devices have to withstand high-energy radiation is due to its lower drain electric field penetration that lowers the effect of the radiation-induced charges in the STI (shallow trench isolation) regions adjacent to the fin. Finally, the n-channel triple gate Bulk device is used for memory application, that is, 1T-DRAM (Dynamic Random Access Memory with 1 Transistor). Bipolar junction transistor (BJT) programming mode is used to write and read 1 while the forward biasing of the body-drain junction is used to write 0. The reading and writing current increases with increasing body bias (VB) because the load induced by the BJT effect is stored within the fin. When the body of the transistor is floating, the device retains more charge within its fin. In addition, transistor could also operate as 1T-DRAM with both gate and bulk contacts floating, which is similar to the biristor (gateless) behavior.
 
AVISO - A consulta a este documento fica condicionada na aceitação das seguintes condições de uso:
Este trabalho é somente para uso privado de atividades de pesquisa e ensino. Não é autorizada sua reprodução para quaisquer fins lucrativos. Esta reserva de direitos abrange a todos os dados do documento bem como seu conteúdo. Na utilização ou citação de partes do documento é obrigatório mencionar nome da pessoa autora do trabalho.
Data de Publicação
2013-06-11
 
AVISO: O material descrito abaixo refere-se a trabalhos decorrentes desta tese ou dissertação. O conteúdo desses trabalhos é de inteira responsabilidade do autor da tese ou dissertação.
  • de Andrade, Maria Glória Caño, et al. Behavior of triple-gate Bulk FinFETs with and without DTMOS operation [doi:10.1016/j.sse.2011.10.022]. Solid-State Electronics [online], 2012, vol. 71, p. 63-68.
  • de Andrade, Maria Glória Caño, et al. Comparison of the Low-Frequency Noise of Bulk Triple-Gate FinFETs With and Without Dynamic Threshold Operation [doi:10.1109/LED.2011.2166372]. IEEE Electron Device Letters [online], 2011, vol. 32, p. 1597-1599.
  • de Andrade, Maria Glória Caño, et al. RTN assessment of traps in polysilicon cylindrical vertical FETs for NVM application [doi:10.1016/j.mee.2013.03.019]. Microelectronic Engineering [online], 2013, vol. 1, p. online.
  • Andrade, M. G. C., et al. Analog Performance at room and low temperature of triple-gate devices: Bulk, DTMOS, BOI an SOI. In Microelectronics Technology and Devices SBMicro 2012, Brasilia, 2012. ECS Transactions.Pennington, New Jersey : The Electrochemical Society, 2012.
  • Andrade, M. G. C., et al. The impact of back bias on the floating body effect in UTBOX SOI devices for 1T-FBRAM memory applications [doi:10.1109/ICCDCS.2012.6188907]. In 2012 International Caribbean Conference on Devices, Circuits and Systems (ICCDCS), Playa del Carmen. 2012 8th International Caribbean Conference on Devices, Circuits and Systems (ICCDCS). : IEEE, 2012.
  • ANDRADE, Maria Glória Cano de, et al. Behavior of triple gate bulk FinFETs with and without DTMOS operation. In 12th International Conference on Ultimate Integration on Silicon (ULIS), Cork, Irlanda, 2011. IEEE - ULIS 2011 Conference Proceedings., 2011.
  • ANDRADE, Maria Glória Cano de, et al. Gateless 1T-DRAM on n-Channel Bulk FinFETs. In China Semiconductor Technology International Conference - CSTIC 2012, Shanghai, 2012. ECS Transactions.Pennington, NJ : Electrochemical Society, 2012.
  • ANDRADE, Maria Glória Cano de, et al. Influence of Proton Irradiation in Bulk and DTMOS Triple Gate FinFETs. In 26th Symposium on Microelectronics Technology and Devices, João Pessoa, 2011. Microelectronics Technology and Devices SBMicro2011.Pennington, NJ, EUA : The Electrochemical Society, 2011.
  • ANDRADE, Maria Glória Cano de, et al. Low-frequency noise behaviour of Bulk and DTMOS triple-gate devices under 60 MeV proton irradiaton. In 2012 13th International Conference on Ultimate Integration on Silicon (ULIS), Grenoble, 2012. Proceedings of 13th International Conference on Ultimate Integration on Silicon (ULIS). : IEEE, 2012.
  • ANDRADE, Maria Glória Cano de, et al. Low-Frequency Noise of Bulk and DTMOS Triple-Gate FinFETs. In VII Workshop on Semiconductors and Micro & Nano Technology - SEMINATEC 2012, São Bernardo do Campo, 2012. Proceedings of the VII Workshop on Semiconductors and Micro & Nano Technology.São Bernardo do Campo : Centro Universitário da FEI, 2012.
  • ANDRADE, Maria Glória Cano de, and MARTINO, J. A. Analog Performance at Low Temperatures in Triple-Gate Devices: Bulk, DTMOS, BOI and SOI. In Ninth International Workshop on Low Temperature Electronics WOLTE9, Guarujá, Brasil, 2010. WOLTE9 Conference Proceedings., 2010.
  • ANDRADE, Maria Glória Cano de, and MARTINO, J. A. Analog Performance in FinFETs: Bulk, DTMOS, BOI and SOI. In EuroSOI 2010 - Sixth workshop of the thematic network on silicon on insulator technology, devices and circuits, Grenoble, France, 2010. EuroSOI 2010 - Conference Proceedings., 2010.
  • ANDRADE, Maria Glória Cano de, and MARTINO, J. A. Analog Performance of Bulk and DTMOS Triple-Gate Devices. In 25th Symposium on Microelectronics Technology and Devices, São Paulo, 2010. Microelectronics Technology and Devices SBMicro2010.Pennington, NJ, EUA : The Electrochemical Society, 2010.
  • ALMEIDA, L. M., et al. Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices [doi:10.1109/ULIS.2012.6193357]. In 2012 13th International Conference on Ultimate Integration on Silicon (ULIS), Grenoble, 2012. 2012 13th International Conference on Ultimate Integration on Silicon (ULIS). : IEEE, 2012.
  • CLAEYS, Cor, et al. Low Frequency Noise Performance of State-of-the-Art and Emerging CMOS Devices. In 221st ECS Meeting, Seatle, 2012. ECS Transactions., 2012.
Todos os direitos da tese/dissertação são de seus autores
Centro de Informática de São Carlos
Biblioteca Digital de Teses e Dissertações da USP. Copyright © 2001-2020. Todos os direitos reservados.