• JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
 
  Bookmark and Share
 
 
Tesis Doctoral
DOI
10.11606/T.3.2012.tde-18072013-144946
Documento
Autor
Nombre completo
Luciano Mendes Almeida
Dirección Electrónica
Instituto/Escuela/Facultad
Área de Conocimiento
Fecha de Defensa
Publicación
São Paulo, 2012
Director
Tribunal
Martino, João Antonio (Presidente)
Fonseca, Fernando Josepetti
Rotondaro, Antônio Luís Pacheco
Santos Filho, Sebastião Gomes dos
Sonnenberg, Victor
Título en portugués
Estudo de célula de memória dinâmica de apenas um transistor SOI de óxido enterrado ultrafino.
Palabras clave en portugués
Memória
Memória RAM
Microeletrônica
MOS
SOI
Transistores
Resumen en portugués
Neste trabalho foi analisado o comportamento de um transistor UTBOX (Ultra Thin Buried Oxide) FD SOI MOSFET (Fully Depleted Silicon-on-Insulator Metal- Oxide-Semiconductor Field-Effect-Transistor) planar do tipo n, operando como uma célula de memória 1T-FBRAM (single transistor floating body random access memory). A memória em questão trata-se de uma evolução das memórias 1T1C-DRAM convencionais formada, porém, de apenas um transistor, sendo o próprio transistor o responsável pelo armazenamento da informação por meio do efeito de corpo flutuante. Assim, foram realizadas simulações numéricas bidimensionais, obtendo-se curvas dinâmicas e, a partir destas, foi possível extrair e analisar alguns dos principais parâmetros da memória tais como tensão de disparo no dreno, margem de sensibilidade, janela de leitura e tempo de retenção, além dos mecanismos atuantes em cada estado da memória (escrita, leitura e repouso). Foram estudadas as polarizações da célula de memória. Dentre as possíveis maneiras de programação do dado 1 desta tecnologia foram abordadas neste trabalho a programação pelos métodos GIDL (Gate Induced Drain Leakage) e BJT (Bipolar Junction Transistor). Pelo método de escrita por GIDL foi possível operar a célula de memória em alta velocidade sem dissipar potência expressiva. Mostrou-se que esse método é bastante promissor para a tecnologia low-power high-speed. E ainda, obteve-se maior estabilidade na operação de leitura quando esta é polarizada no ponto ZTC (Zero Temperature-Coefficient) devido ao nível de corrente do dado 0 ficar estável mesmo com a variação da temperatura. Pelo método de escrita por BJT, estudou-se a influência das espessuras do filme de silício e também do óxido enterrado, notou-se uma forte dependência da tensão mínima de dreno para a programação do dado 1 em função destas espessuras e também em função da temperatura. Conforme a espessura do filme de silício torna-se mais fina, a tensão de disparo aplicada ao dreno aumenta devido ao maior acoplamento. Porém, observou-se que o nível da tensão de disparo do dreno pode ser modulada através da tensão aplicada ao substrato, tornando possível operar a célula em uma tensão de disparo menor aumentando a vida útil do dispositivo. Quanto à temperatura, com o seu aumento observou-se que a tensão mínima de dreno necessária para disparar a escrita do dado 1 diminuiu favorecendo a programação da célula. Porém o tempo de retenção é prejudicado (torna-se menor) por causa do aumento da corrente de fuga na junção PN. Na análise sobre o impacto que a primeira e a segunda porta causam na margem de sensibilidade de corrente e no tempo de retenção, verificou-se que dependendo da tensão aplicada à porta durante a condição de armazenamento do dado, o tempo de retenção pode ser limitado ou pela geração ou pela recombinação dos portadores (lacunas). Notou-se que há um compromisso entre a obtenção da melhor margem de sensibilidade de corrente e o melhor tempo de retenção. Como o tempo retenção é um parâmetro mais crítico, mais atenção foi dada para a otimização deste. Concluiu-se nesta análise que a melhor polarização para reter o dado por mais tempo é a primeira interface estar em modo acumulação e a segunda em modo depleção. No estudo da polarização de dreno durante a operação de leitura, observou-se que quando aplicado alta tensão de dreno é obtido alta margem de sensibilidade, porém ao mesmo tempo esta polarização prejudica o dado 0 devido ao alto nível de geração de lacunas induzidas pela ionização por impacto, o qual diminui o tempo de retenção e destrói o dado 0 quando operações de múltiplas leituras são realizadas. Já para baixo nível de tensão de dreno durante a leitura notou-se que é possível realizar múltiplas operações de leitura sem perder o dado armazenado e também maior tempo de retenção foi obtido.
Título en inglés
Study of dynamic memory cell of only one SOI transistor with ultrathin buried oxide.
Palabras clave en inglés
Memory
Microelectronic
MOS
Ram memory
SOI
Transistors
Resumen en inglés
In this study was analyzed the behavior of one transistor called UTBOX (Ultra Thin Buried Oxide) FD SOI MOSFET (Fully Depleted Silicon-on-Insulator Metal- Oxide-Semiconductor Field-Effect-Transistor) working as a 1T-FBRAM (Single Transistor Floating Body Random Access Memory). This memory device is an evolution from conventional memories 1T1C-DRAM, however formed by only one transistor, the device itself is responsible for the storage of the information through the floating body effect. Thus two dimensional simulations were performed, where were obtained dynamic curves, and from these curves it was possible to extract and analyze some of the main parameters, such as, trigger drain voltage, sense margin current, read window, and the retention time, beyond the mechanisms in each state of memory (write, read and hold). Among the possible ways to program the data 1 in this technology were used the methods GIDL (Gate Induced Drain Leakage) and BJT (Bipolar Junction Transistor). By the GIDL method it was possible to operate the memory cell at high speed without spending significant power, showing that this method is very promising for low-power high-speed. Furthermore, greater stability was obtained in read operation when it is biased at point ZTC (zero-Temperature Coefficient) due to the current level of datum '0' remain stable even with temperature variation. By the BJT method, it was studied the influence of the silicon film thickness and the buried oxide thickness, and it was noted a strong dependence on minimum drain voltage for programming the data '1' as a function of both thicknesses. As the thickness of the silicon film becomes thinner, the trigger drain voltage increases due to stronger coupling. However, it was observed that the level of the trigger drain voltage can be modulated by the substrate bias in this way it is possible to operate the cell with lower voltage avoiding the damage and increasing the lifetime of the device. About the temperature, with its increase it was observed that the minimum drain voltage required to trigger the writing datum '1' decreased favoring the programming the cell. However the retention time is harmed (becomes smaller) due to the increment of leakage current in the PN junction. Analyzing the impact of the first and second gate on sense margin current and retention time, it was verified that depending on the voltage applied to the gate during the hold condition, the retention time may be limited by the generation or recombination of the carriers (holes). It was noted that there is a compromise between obtaining the best sense margin current and the best retention time. Since the retention is the most critical parameter, more attention should be given in order to obtain the optimization of this latter. It is concluded in this analysis that the best bias to retain the datum for longer time is the first interface being in accumulation mode and the second in depletion mode. In the study of biasing the drain during the read operation, it has been observed that the use of high drain voltage provides high sense margin, but at the same time, this polarization affect the data '0' due to high level of holes generation induced by impact ionization, which shortens the retention time and destroys the data '0' in multiple read operations. However, for low drain voltage during read operations it was possible to perform multiple read operations without losing the stored data and also higher retention time was obtained.
 
ADVERTENCIA - La consulta de este documento queda condicionada a la aceptación de las siguientes condiciones de uso:
Este documento es únicamente para usos privados enmarcados en actividades de investigación y docencia. No se autoriza su reproducción con finalidades de lucro. Esta reserva de derechos afecta tanto los datos del documento como a sus contenidos. En la utilización o cita de partes del documento es obligado indicar el nombre de la persona autora.
Tese_Luciano.pdf (2.76 Mbytes)
Fecha de Publicación
2013-07-19
 
ADVERTENCIA: El material descrito abajo se refiere a los trabajos derivados de esta tesis o disertación. El contenido de estos documentos es responsabilidad del autor de la tesis o disertación.
  • ALMEIDA, L. M., et al. One Transistor Floating Body RAM Performance on UTBOX Devices Using The BJT Effect. JICS. Journal of Integrated Circuits and Systems (Ed. Português), 2012, vol. 7, p. 113-120.
  • ALMEIDA, LUCIANO MENDES, et al. Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM [doi:10.1016/j.sse.2013.02.038]. Solid-State Electronics [online], 2013, vol. 1, p. online.
  • Nicoletti, Talitha, et al. The Dependence of Retention Time on Gate Length in UTBOX FBRAM With Different Source/Drain Junction Engineering [doi:10.1109/led.2012.2196968]. IEEE Electron Device Letters [online], 2012, vol. 33, p. 940-942.
  • Sasaki, K. R. A., et al. Improved Retention Times in UTBOX nMOSFETs for 1T-DRAM Applications. Solid-State Electronics, 2013.
  • ALMEIDA, L. M., et al. Analysis of UTBOX 1T-DRAM Memory Cell at High Temperatures. In 26th Symposium on Microelectronics Technology and Devices, João Pessoa, 2011. Microelectronics Technology and Devices SBMicro2011.Pennington, NJ, EUA : The Electrochemical Society, 2011.
  • ALMEIDA, L. M., et al. Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices [doi:10.1109/ULIS.2012.6193357]. In 2012 13th International Conference on Ultimate Integration on Silicon (ULIS), Grenoble, 2012. 2012 13th International Conference on Ultimate Integration on Silicon (ULIS). : IEEE, 2012.
  • ALMEIDA, L. M., et al. Improved Analytical Model for ZTC Bias Point for Strained Tri-gates FinFETs. In 25th Symposium on Microelectronics Technology and Devices, São Paulo, 2010. Microelectronics Technology and Devices SBMicro2010.Pennington, NJ, EUA : The Electrochemical Society, 2010.
  • ALMEIDA, L. M., et al. The Dependence of Sense Margin and Retention Time on Front and Back Gate Bias in UTBOX FBRAM. In EUROSOI 2012 VIII Workshop of the Thematic Network on Silicon On Insulator Technology, Devices and Circuits, Montpellie, Françe, 2012. EUROSOI 2012 - Conference Proceedings., 2012.
  • ANDRADE, Maria Glória Cano de, et al. Gateless 1T-DRAM on n-Channel Bulk FinFETs. In China Semiconductor Technology International Conference - CSTIC 2012, Shanghai, 2012. ECS Transactions.Pennington, NJ : Electrochemical Society, 2012.
  • MARTINO, J. A., et al. Zero-Temperature-Coefficient of Planar and MuGFET SOI Devices. In 10th IEEE International Conference on Solid-State and Integrated Circuit Technology, Shanghai, China, 2010. 10th IEEE International Conference on Solid-State and Integrated Circuit Technology Proceedings., 2010.
  • NICOLETTI, T., et al. Rotated SOI MuGFETs at High Temperatures. In EUROSOI 2011 VII Workshop of the Thematic Network on Silicon On Insulator Technology, Devices and Circuits, Granada, Spain, 2011. EUROSOI 2011 - Conference Proceedings., 2011.
  • NICOLETTI, T., et al. The impact of gate length scaling on UTBOX FDSOI devices: The digital/analog performance of extension-less structures [doi:10.1109/ULIS.2012.6193372]. In 2012 13th International Conference on Ultimate Integration on Silicon (ULIS), Grenoble. 2012 13th International Conference on Ultimate Integration on Silicon (ULIS). : IEEE, 2012.
  • SASAKI, K. R. A., et al. Improvement of Retention Time Using Pulsed Back Gate Bias on UTBOX SOI Memory Cell. In EUROSOI 2013 - IX Workshop of the Thematic Network on Silicon On Insulator Technology, Devices and Circuits, Paris, França, 2013. EUROSOI 2013 - Conference Proceedings., 2013.
  • Sasaki, K. R. A., et al. Semiconductor Film Band Gap Influence on Retention Time of UTBOX SOI 1T-DRAM Using Pulsed Back Gate Bias. In 28th Symposium on Microelectronics Technology and Devices - SBMicro 2013, Curitiba, 2013. Proceedings of SBMicro 2013. : IEEE, 2013.
  • SASAKI, K. R. A., et al. Semiconductor Film Bandgap Influence on Retention Time of UTBOX SOI 1T-FBRAM. In 223th ECS Meeting - Advanced Semiconductor-On-Insulator Technology and Related Physics 16, Toronto, Canadá, 2013. ECS Transactions.Pennington, NJ, EUA : The Electrochemical Society, 2013.
  • Sasaki, K. R. A., Almeida, L., and Martino, J A. Impact of the Extension Region Concentration on the UTBOX 1T-FBRAM. In Microelectronics Technology and Devices SBMicro 2012, Brasília, 2012. ECS Transactions.Pennington, New Jersey : The Electrochemical Society, 2012.
  • SASAKI, K., et al. Temperature Influence on UTBOX 1T-DRAM Using GIDL for Writing Operation. In 8th International Caribbean Conference on Devices, Circuts and Systems - ICCDCS 2012, Playa Del Carmen, 2012. ICCDCS 2012 Conference Proceedings..Piscataway, NJ : IEEE, 2012.
  • SASAKI, K., ALMEIDA, L. M., and MARTINO, J. A. Comparison of GIDL and BJT effect for Writing Operation in UTBOX 1T-DRAM at high temperatures. In VII Workshop on Semiconductors and Micro & Nano Technology - SEMINATEC 2012, São Bernardo do Campo, 2012. Proceedings of the VII Workshop on Semiconductors and Micro & Nano Technology.São Bernardo do Campo : Centro Universitário da FEI, 2012.
Todos los derechos de la tesis/disertación pertenecen a los autores
Centro de Informática de São Carlos
Biblioteca Digital de Tesis y Disertaciones de la USP. Copyright © 2001-2020. Todos los derechos reservados.