• JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
 
  Bookmark and Share
 
 
Tese de Doutorado
DOI
10.11606/T.3.2016.tde-19122016-133542
Documento
Autor
Nome completo
Julio Cesar Saldaña Pumarica
E-mail
Unidade da USP
Área do Conhecimento
Data de Defesa
Imprenta
São Paulo, 2016
Orientador
Banca examinadora
Hernandez, Emílio Del Moral (Presidente)
Fonoff, Erich Talamoni
Lopes, Cássio Guimarães
Soares Junior, Joao Navarro
Vale Neto, Jose Vieira do
Título em português
Sistemas de detecção e classificação de impulsos elétricos de sinais neurais extracelulares.
Palavras-chave em português
CMOS
Detecção de impulsos elétricos
Interfaces neurais implantáveis
Microeletrônica
Neurociências
Separação de impulsos elétricos
Resumo em português
O registro de sinais neurais através de matrizes de microeletrodos implantáveis no meio extracelular do córtex cerebral tem-se tornado um paradigma experimental para a neurociência. Por outro lado, a pesquisa recente sobre neuropróteses motoras tem mostrado que é possível decodificar comandos motores a partir dos sinais registrados no meio extracelular do córtex cerebral. Em ambos os contextos, neurociência experimental e desenvolvimento de neuropróteses motoras, um dos aspectos encontrados no estado da arte ´e a utilização de circuitos integrados (chips) implantados no cérebro. Nesses chips, os sinais neurais medidos com os microeletrodos são amplificados, filtrados, processados e transmitidos a um computador externo mediante fios que atravessam o crânio. Existe o interesse em desenvolver chips implantáveis que transmitam os sinais ao computador externo sem a necessidade de fios que atravessem o crânio. Na pesquisa do estado da arte tem-se encontrado a utilização de tais chips implantáveis sem fio em ratos e macacos, porém até a data da elaboração deste texto não foram encontrados relatos da aplicação em humanos. Um dos aspectos que deve se levar em consideração no desenvolvimento de interfaces neurais implantáveis sem fio é a largura de banda do canal de comunicação. Quanto maior a quantidade de dados a serem transmitidos, maior a largura de banda necessária e maior o aquecimento do chip devido à dissipação de potência. Esta tese aborda sistemas de processamento de sinais neurais extracelulares que tem como objetivo reduzir a quantidade de dados a serem transmitidos e assim viabilizar a transmissão sem fio. Para poder ser integrados dentro do chip implantável, esses sistemas de processamento devem estar otimizados em termos de área e consumo de potência. Dois processamentos encontrados na pesquisa de interfaces neurais implantáveis são a detecção de impulsos elétricos e a separação de impulsos elétricos (Spike Sorting). Nesta tese apresentam-se soluções para esses tipos de processamentos visando a implementação mediante tecnologia CMOS (Complementary Metal Oxide Semiconductor). Para o caso da detecção de impulsos elétricos (spikes), nesta tese apresenta-se uma alternativa de implementação em hardware de um operador matemático conhecido como operador não linear de energia (NEO do inglês Nonlinear Energy Operator) ou operador Teager. Através da aplicação desse operador a um sinal neural evidencia-se a presença de spikes e atenua-se o ruído. Uma das características inovadoras da implementação apresentada nesta tese é a utilização de um circuito elevador ao quadrado que consiste de apenas três transistores, como bloco funcional básico para a realização da operação NEO. O circuito NEO desenvolvido consome 300 pJ no processamento de um spike e foi caracterizado por simulação até em 30 kHz, frequência que é compatível com as taxas de amostragem encontradas na literatura. O outro processamento abordado nesta tese, conhecido como separação de impulsos elétricos ou Spike Sorting, consiste no agrupamento dos impulsos elétricos registrados por um eletrodo em categorias, de maneira que em uma categoria estejam os impulsos gerados por um mesmo neurônio. Em outras palavras, o objetivo é reconhecer quais dos impulsos elétricos medidos pelo eletrodo pertencem a um mesmo neurônio, sendo possível que vários neurônios influenciem na medida realizada por um único eletrodo. Uma solução para a separação de impulsos, apropriada no contexto de sistemas implantáveis, é o template matching. Essa técnica baseia-se na geração de modelos (templates) durante uma fase inicial ao final da qual o número de templates gerados corresponde ao número de neurônios identificados pelo eletrodo. Numa fase seguinte, o sistema associa cada impulso elétrico detectado a um dos modelos inicialmente gerados. Nesta tese propõe-se um sistema de classificação que executa essa segunda fase do processo de spike sorting. Nesta tese apresenta-se o projeto de um sistema de classificação de spikes baseado na t écnica template matching, implementado com tecnologia CMOS. A implementação proposta nesta tese baseia-se na representação de amostras analógicas mediante o tempo. Esse tipo de representação de sinais analógicos mediante atrasos de pulsos digitais está sendo muito utilizado como alternativa à representação no domínio da tensão, da corrente ou da carga elétrica. A vantagem desse tipo de representação é que não se vê severamente afetada pela redução da tensão de alimentação dos circuitos integrados fabricados em tecnologias submicrométricas. A taxa de acerto na classificação do sistema desenvolvido é maior que 99% inclusive considerando um offset de até 20mV no comparador de saída. Os circuitos apresentados neste trabalho foram projetados considerando dispositivos da tecnologia TSMC de 90nm.
Título em inglês
Spike detection and spike classification systems for extracelular neural signals.
Palavras-chave em inglês
Implantable neural interfaces
Spike detection
Spike sorting
Resumo em inglês
Neural signals recording through implantable microelectrode arrays in cortex extracellular medium has become an experimental paradigm for neuroscience. Moreover, recent research about motor neuroprostheses has shown that it is possible to decode motor commands from the signals recorded in the cerebral cortex extracellular medium. In both situations, experimental neuroscience and motor neuroprostheses development, one of the issues encountered in the state-of-the-art is the use of integrated circuits (chips) implanted in the brain. In these chips, neural signals measured with microelectrodes are amplified, filtered, processed, and transmitted to an external computer through wires that run through the skull. There is interest in developing implantable chips that transmit signals to the external computer without the need for wires passing through the skull. In the survey of the state-of-the-art it has found the use of such implantable wireless chips in rats and monkeys, but until the date of this writing we have not found reports of application in humans. One of the aspects that must be taken into account in the development of wireless implantable neural interfaces is the bandwidth of the communication channel. The greater the amount of data to be transmitted, the greater the bandwidth required and higher chip heating due to power dissipation. This thesis deals with extracellular neural signals processing systems that aim to reduce the amount of data to be transmitted and in this way to enable wireless transmission. In order to integrate them into an implantable chip, those processing systems must be optimized in terms of area and power consumption. Two processes found in the research of implantable neural interfaces are spike detection and spike sorting. In this thesis solutions for these types of processing are presented considering their implementation by CMOS (Complementary Metal Oxide Semiconductor). For the case of spike detection in this thesis it is presented an alternative for the hardware implementation of a mathematical operator known as NEO (Nonlinear Energy Operator). Through the application of this operator to a neural signal the presence of spikes becomes evident and the noise is attenuated. One of the innovative characteristics of the implementation presented in this thesis is the use of a squarer circuit which consists of only three transistors, as a basic function block for performing operation of NEO. NEO circuit consumes 300 pJ in processing a spike, and was characterized by simulation up to 30 kHz, frequency which is compatible with sampling rates found in the literature. The other processing discussed in this thesis, known as Spike Sorting, is the grouping of electrical impulses recorded by an electrode into categories so that the spikes belonging to the same category were generated by a single neuron. In other words, the goal is to recognize which of the spikes measured by the electrode belong to the same neuron, given that it is possible that several neurons influence the measure performed by a single electrode. A solution for the Spike Sorting suitable in the context of implantable systems, is the template matching. This technique is based on generating templates during an initial phase at the end of which the number of generated templates corresponds to the number of neurons identified by the electrode. In the next phase, the system associates each detected spike to one of the templates generated initially. In this thesis it is proposed a classification systems which performs that second phase of the spike sorting process. This thesis presents the design of a spike classification system based on template matching technique, implemented in CMOS technology. The processing proposed in this work is based on the time-based representation of the analog samples. This kind of representation of analog signals by delays of digital pulses is being widely used as an alternative to the classical representation of samples by voltage, current or electric charge. The advantage of this time-mode representation is that it is not severely affected by reduced supply voltage of integrated circuits manufactured in sub-micrometer technologies. The classification hit rate of the developed system is greater than 99% even when an offset of 20 mV is assumed for the output comparator. All the circuits presented in this work were designed using devices from TSMC 90nm technology.
 
AVISO - A consulta a este documento fica condicionada na aceitação das seguintes condições de uso:
Este trabalho é somente para uso privado de atividades de pesquisa e ensino. Não é autorizada sua reprodução para quaisquer fins lucrativos. Esta reserva de direitos abrange a todos os dados do documento bem como seu conteúdo. Na utilização ou citação de partes do documento é obrigatório mencionar nome da pessoa autora do trabalho.
Data de Publicação
2016-12-20
 
AVISO: Saiba o que são os trabalhos decorrentes clicando aqui.
Todos os direitos da tese/dissertação são de seus autores
CeTI-SC/STI
Biblioteca Digital de Teses e Dissertações da USP. Copyright © 2001-2019. Todos os direitos reservados.