Apresentamos neste trabalho o projeto, implementação e caracterização de uma sequência simples de fabricação de circuitos integrados digitais NMOS com carga em depleção e porta de Silício policristalino. Inicialmente estudamos a estrutura do Silício policristalino e sua utilização como porta e duto de interconexão. Entre as principais vantagens do Si-poli, temos: a sua fabricação como 3º plano condutor; baixa capacitância por unidade de área com relação a região N; baixa contaminação iônica do óxido pelo seu efeito auto-passivante. Posteriormente projetamos o inversor elementar e os dispositivos básicos na determinação das características de um processo de fabricação, tais como, resistores, capacitores, diodos, transistores e oscilador em anel. Projetamos também um meio somador de mínima possível para testarmos as regras de configuração adotadas. Implementamos e caracterizamos os dispositivos projetados. Analisando seus resultados evoluímos os parâmetros das etapas de processo até termos condições de propormos uma sequência adequada simples para a implementação de circuitos integrados em larga escala. Assim, as principais características da sequência proposta são: - Utiliza apenas 5 máscaras Número reduzido de etapas em alta temperatura Baixa densidade de carga efetiva no óxido (<3 X 1010 cm-2) Baixa densidade de carga iônica no óxido(<2 X 1010 cm-2) Comprimento de canal de 5µm Introdução de um terceiro plano condutor (Si-poli) Sequência simples de fabricação com porta de Si-poli Tempo de atraso intrínseco 0,5 ns Figura de mérito (velocidade X potência) 0,3pJ. Cujos resultados são reportados pela literatura internacional para esta tecnologia.

We presented in this work the design, implementation and characterization of a simple manufacturing sequence of NMOS digital integrated circuits with load depletion and polycrystalline silicon gate. First of all, we studied the polycrystalline silicon structure and its utilization like interconnection bus and gate. Among the principal advantages of Si-poly, we have: this utilization like the third conductor plane; low capacitance per unit area in relation to N region; low ionic oxide contamination by this auto-passivation effect. After we designed an elementary inverter and its basic dispositives in order to determine the characteristics of the fabrication process like resistors, capacitors, diodes, transistors and ring oscillator. We also designed the minimum area half-adder, to test the adopted configuration rules. We implemented and characterized the designed dispositives. Observing the results, we evaluate the process step parameters. Until we have had conditions to purpose an adequate and simple sequence to large scale integrated circuits implementation. S the principal features in this proposed sequence are: - Use five mask only Diminished high temperature step numbers Low density of effective charges in the oxide (<3 X 1010 cm-2) - 5µm channel length Introduction of a third conductor plane (Si-poly) Simple manufacturing sequence with polysilicon gate Intrinsic time delay 0,5 ns Merit figure (velocity X power) 0,3pJ. And the results are the usually reported by the international literature in this technology.