• JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
 
  Bookmark and Share
 
 
Doctoral Thesis
DOI
10.11606/T.3.2016.tde-25082016-074902
Document
Author
Full name
Renato Seiji Tavares
E-mail
Institute/School/College
Knowledge Area
Date of Defense
Published
São Paulo, 2016
Supervisor
Committee
Tsuzuki, Marcos de Sales Guerra (President)
Rubio, Wilfredo Montealegre
Henriques, Marco Aurélio Amaral
Lima, Raúl González
Silva, Olavo Luppi
Title in Portuguese
Reconstrução de imagens por tomografia por impedância elétrica utilizando recozimento simulado massivamente paralelizado.
Keywords in Portuguese
Algoritmos paralelos
CUDA
GPU
Otimização estocástica
Problemas inversos
Processamento de imagens
Recozimento simulado
Tomografia
Abstract in Portuguese
A tomografia por impedância elétrica é uma modalidade de imageamento médico recente, com diversas vantagens sobre as demais modalidades já consolidadas. O recozimento simulado é um algoritmo que apresentada qualidade de solução, mesmo com a utilização de uma regularização simples e sem informação a priori. Entretanto, existe a necessidade de reduzir o tempo de processamento. Este trabalho avança nessa direção, com a apresentação de um método de reconstrução que utiliza o recozimento simulado e paralelização massiva em GPU. A paralelização das operações matriciais em GPU é explicada, com uma estratégia de agendamento de threads que permite a paralelização efetiva de algoritmos, até então, considerados não paralelizáveis. Técnicas para sua aceleração são discutidas, como a heurística de fora para dentro. É proposta uma nova representação de matrizes esparsas voltada para as características da arquitetura CUDA, visando um melhor acesso à memória global do dispositivo e melhor utilização das threads. Esta nova representação de matriz mostrou-se vantajosa em relação aos formatos mais utilizados. Em seguida, a paralelização massiva do problema inverso da TIE, utilizando recozimento simulado, é estudada, com uma proposta de abordagem híbrida com paralelização tanto em CPU quanto GPU. Os resultados obtidos para a paralelização do problema inverso são superiores aos do problema direto. A GPU satura em aproximadamente 7.000 nós, a partir do qual o ganho em desempenho é de aproximadamente 5 vezes. A utilização de GPUs é viável para a reconstrução de imagens de tomografia por impedância elétrica.
Title in English
Image reconstruction through electrical impedance tomography using massively parallelized simulated annealing.
Keywords in English
CUDA
Electrical impedance tomography
GPU
Parallelized algorithms
Simulated annealing
Abstract in English
Electrical impedance tomography is a new medical imaging modality with remarkable advatanges over other stablished modalities. Simulated annealing is an algorithm that renders quality solutions despite the use of simple regularization methods and the absence of a priori information. However, it remains the need to reduce its processing time. This work takes a step in this direction, presenting a method for the reconstruction of EIT images using simulated annealing and GPU parallelization. The parallelization of matrix operations in GPU is explained, with a thread scheduling strategy that allows the effective parallelization of not-yet effectively parallelized algorithms. There are strategies for improving its performance, such as the presented outside-in heuristic. It is proposed a new sparse matrix representation focused on the CUDA architecture characteristics, with improved global memory access patterns and thread efficiency. This new matrix representation showed several advantages over the most common formats. The massive parallelization of the TIE's inverse problem using simulated annealing is studied, with a proposed hybrid approach that uses parallelization in both CPU and GPU. Results showed that the performance gain for the inverse problem is higher than the one obtained for the forward problem. The GPU device saturates with meshes of size of approximately 7,000 nodes, with a performance gain around 5 times faster than serial implementations. GPU parallelization may be used for the reconstruction of electrical impedance tomography images.
 
WARNING - Viewing this document is conditioned on your acceptance of the following terms of use:
This document is only for private use for research and teaching activities. Reproduction for commercial use is forbidden. This rights cover the whole data about this document as well as its contents. Any uses or copies of this document in whole or in part must include the author's name.
Publishing Date
2016-08-26
 
WARNING: The material described below relates to works resulting from this thesis or dissertation. The contents of these works are the author's responsibility.
  • Tavares, R. S., Martins, T. C., and Tsuzuki, M. S. G. Electrical Impedance Tomography Reconstruction Through Simulated Annealing using a New Outside-in Heuristic and GPU Parallelization [doi:10.1088/1742-6596/407/1/012015]. Journal of Physics. Conference Series [online], 2012, vol. 407, p. 1-15.
  • Tavares, R. S., Martins, T. C., and Tsuzuki, M. S. G. Simulated Annealing with Adaptive Neighborhood: a Case Study in Off-Line Robot Path Planning [doi:10.1016/j.eswa.2010.08.084]. Expert Systems with Applications [online], 2011, vol. 38, p. 2951-2965.
  • Martins, T. C., et al. Comparison of Different Techniques for Electrical Impedance Tomography Reconstruction Using Simulated Annealing and GPU Parallelization [doi:10.2316/P.2013.791-041]. In The 10th IASTED International Conference on Biomedical Engineering, Innsbruck, 2013. Proceedings of the 10th IASTED International Conference on Biomedical Engineering.Alberta : IASTED, 2013.
  • Tavares, R. S., Martins, T. C., and Tsuzuki, M. S. G. Electrical Impedance Tomography Image Reconstruction through Simulated Annealing using GPU Parallelization and Outside-In Heuristic. In 3rd International Conference on Engineering Optimization, Rio de Janeiro, 2012. Proceedings of the 3rd International Conference on Engineering Optimization.Rio de Janeiro, 2012.
  • Tavares, R. S., Martins, T. C., and Tsuzuki, M. S. G. Electrical Impedance Tomography Reconstruction Through Simulated Annealing with a New Outside-In Heuristic. In 1st Latin American Conference on Bioimpedance, Joinville, 2012. Proceedings of the 1st Latin American Conference on Bioimpedance.Joinville : UDESC, 2012.
All rights of the thesis/dissertation are from the authors
CeTI-SC/STI
Digital Library of Theses and Dissertations of USP. Copyright © 2001-2019. All rights reserved.