A Fibrilação Atrial (FA) é a arritmia cardíaca mais comum no mundo, com prevalência superior a 5% na população acima de 70 anos. Possíveis consequências da FA incluem eventos tromboembólicos e insuficiência cardíaca. O monitoramento contínuo de pacientes de risco, como os pós-operatórios de cirurgia cardíaca, é uma importante ferramenta para detectar essa arritmia, que pode se apresentar de forma intermitente. Tal monitoramento pode ser realizado com eletrocardiógrafos vestíveis, associados a detectores automáticos de eventos de FA. Esse monitoramento é limitado pela complexidade dos detectores utilizados, sendo que os mais robustos são baseados em aprendizado profundo e geralmente requerem alto poder computacional. Este trabalho visa o desenvolvimento de arquiteturas de aprendizado profundo, com requisitos computacionais compatíveis com plataformas móveis, ou mesmo microcontroladores, mantendo desempenho de classificação comparável a modelos tradicionais mais complexos. Com base nas arquiteturas de redes neurais convolucionais VGGNet e ResNet, foi proposto o uso de convoluções separáveis, menos filtros, poolings globais e menos unidades nas camadas densas, dando origem às arquiteturas LiteVGG e LiteResNet. Uma arquitetura ainda mais leve também foi proposta, usando convoluções em profundidade (depthwise) e menos camadas, chamada DWNet. As arquiteturas originais VGGNet, ResNet e um conjunto de arquiteturas encontradas na literatura foram utilizadas para comparação com as arquiteturas propostas. A base de dados publicada para o PhysioNet Challenge 2021 foi utilizada para esta comparação, reestratificando os diagnósticos para classificação binária (FA e não FA), multiclasse (FA, ritmo sinusal e outros) e multilabel (FA, ritmo sinusal normal, taquicardia sinusal e bradicardia sinusal). A comparação das métricas de classificação foi realizada por meio de validação cruzada Monte Carlo, e uma comparação de custo computacional foi realizada em termos de número de operações de ponto flutuante (FLOP), número de parâmetros, tempo de inferência e memória utilizada. Os modelos propostos apresentaram redução no número de FLOPs e parâmetros em cerca de 2 a 4 ordens de grandeza quando comparados aos modelos utilizados como base, além de uma redução de 1 a 2 ordens de grandeza no tempo de inferência. Para a arquitetura VGGNet, essa redução na complexidade resultou em um modelo LiteVGG-11 mais leve e superior em termos de métricas que seu equivalente VGG-11. Este foi o melhor modelo encontrado para reduzir falsos positivos em todas as estratégias de classificação de FA testadas. A arquitetura LiteResNet apresentou métricas de classificação, por vezes, sem diferença estatística em relação ao ResNet. O modelo DWNet possui a menor complexidade computacional, mas com a desvantagem de pior acurácia. A estratégia adotada para reduzir o custo computacional resultou em modelos mais leves e com desempenhos de classificação semelhantes ou melhores que os modelos tradicionais mais robustos. Com esses modelos, seria possível implementar sistemas de monitoramento de ritmo cardíaco que poderiam ser embarcados em dispositivos móveis ou até mesmo em microcontroladores.

Atrial Fibrillation (AF) is the most common cardiac arrhythmia in the world, with a prevalence greater than 5% in the population over 70 years of age. Possible consequences of AF include thromboembolic events and heart failure. Continuous monitoring of high-risk patients, such as those after cardiac surgery, is an important tool to detect this arrhythmia, which may present intermittently. Such monitoring can be performed using wearable electrocardiographs, associated with automatic AF event detectors. This monitoring is limited by the complexity of the detectors used, the most robust ones being based on deep learning and generally requiring high computational power. This work aims at the development of deep learning architectures, with computational requirements compatible with mobile platforms, or even microcontrollers, while maintaining classification performance comparable to more complex traditional models. Based on the VGGNet and ResNet convolutional neural network architectures, it was proposed to use separable convolutions, fewer filters, global poolings and fewer units in the dense layers, giving rise to LiteVGG and LiteResNet architectures. An even lighter architecture was also proposed, using depthwise convolutions and fewer layers, called DWNet. The original architectures VGGNet, ResNet and a set of architectures found in the literature were used for comparison with the proposed architectures. The database published for the PhysioNet Challenge 2021 was used for this comparison, restratifying the diagnoses for binary classification (AF and non-AF), multiclass (AF, sinus rhythm and others) and multilabel (AF, normal sinus rhythm , sinus tachycardia and sinus bradycardia). Comparison of classification metrics was performed using Monte Carlo cross-validation, and a computational cost comparison was performed in terms of number of floating point operations, number of parameters, inference time and memory used. The proposed models showed a reduction in the number of FLOPs and parameters by about 2 to 4 orders of magnitude when compared to the models used as baseline, in addition to a reduction of 1 to 2 orders of magnitude in the inference time. For the VGGNet architecture, this reduction in complexity resulted in a LiteVGG-11 model that is lighter and better in terms of metrics than its VGG-11 counterpart. This was the best model found to reduce false positives in all AF classification schemes tested. LiteResNet architecture presented classification metrics with no statistical difference in relation to ResNet for some comparisons. The DWNet model has the lowest computational complexity, but with the disadvantage of worse accuracy. The strategy adopted to reduce the computational cost resulted in lighter models with similar or better classification performances than the more robust traditional models. With these models, it would be possible to implement heart rate monitoring systems that could be embedded in mobile devices or even microcontrollers.